新思科技推出全新神经处理器IP核提供业界领先的3500TOPS性能

时间：2022-05-02 13:44:55 来源：作者：网络转载

克乐思科技

大小：27.4M更新：2020-12-26

分类：办公学习

　　为满足对人工智能（AI）片上系统（SoC）日益增长的性能要求，新思科技（Synopsys）近日宣布推出全新神经处理单元（NPU）IP核和工具链，可提供业界领先的性能并支持新兴的复杂神经网络模型。新思科技DesignWare? ARC? NPX6和NPX6FS NPU IP可满足面向AI应用的具有超低功耗的实时计算需求。为加速ARC NX6 NPU IP核的应用软件开发，全新DesignWare ARC MetaWare MX开发工具包提供了全面的编译环境，可自动实现神经网络算法分区，极大提高了资源利用率。

　　Inuitive 首席技术官Dor Zepeniuk表示："此前我们成功将新思科技DesignWare ARC EV处理器IP无缝集成到我们的NU4000多核片上系统中。基于此，我们采用全新的ARC NPX6 NPU IP核，以进一步增强我们的产品在执行最新神经网络模型时的AI处理能力和效率。此外，ARC MetaWare工具易于使用，能够帮助我们充分利用处理器硬件资源，最终实现所需的性能和上市时间目标。"Inuitive是一家为先进机器人、无人机、增强现实/虚拟现实（AR/VR）设备以及其他边缘AI和嵌入式视觉应用提供强大3D成像处理器设计的公司。

　　可扩展神经处理器的实时响应

　　高级驾驶辅助系统（ADAS）、监控、数字电视和摄像头以及其他采用复杂神经网络模型的新兴AI应用对算力和内存资源提出了更高的要求，主要用于安全关键功能。为满足一系列的应用要求，ARC NPX6 NPU IP核实现了以下改进：

　　· 从4K扩展到96K MAC

　　· 在单个实例中，可在5nm工艺中以每秒1.3 GHz的速率提供高达250 TOPS的算力，或通过使用全新稀疏特征提供高达440 TOPS的算力，因此可以提高执行神经网络性能并降低能耗需求

　　· 集成硬件和软件连接功能，支持实施多个NPU实例，在单个SoC上可实现高达3500 TOPS的性能

　　· 与ARC EV7x处理器IP核顶级配置相比，可提供50倍以上的性能

　　· 在神经处理硬件内部提供可选的16位浮点支持，以极大提高层性能，并简化了从用于AI原型设计的GPU向大容量功耗和面积优化型SoC的过渡

　　DesignWare ARC NPX6FS NPU IP满足严格的随机硬件故障检测和系统功能安全开发流程要求，完全符合ISO 26262汽车安全完整性等级(ASIL)D级标准。这些处理器包含全面的安全文档，具有符合ISO 26262标准的专用安全机制，并满足下一代区域架构的混合关键性和虚拟化要求。

　　综合软件环境

　　ARC MetaWare MX开发工具包包括编译器和调试器、神经网络软件开发工具包、虚拟平台软件开发工具包、运行时库以及先进仿真模型。MetaWare MX提供单一工具链来加速应用开发，并在MAC资源中自动划分算法以实现高效处理。对于安全关键型汽车应用，该MetaWare MX 安全开发工具包包含了安全手册和安全指南，可帮助开发者满足ISO 26262要求并为ISO 26262合规性测试做好准备。

　　新思科技解决方案事业部营销和战略高级副总裁John Koeter表示："更高分辨率的图像、更多摄像头的系统和更复杂的算法将推动AI处理要求达到更高的TOPS性能。借助全新DesignWare ARC NPX6、NPX6FS NPU IP核以及MetaWare MX开发工具包，开发者可以利用最新的神经网络模型，满足日益增长的性能需求，并加快下一代智能SoC的上市时间。"

　　新思科技广泛的DesignWare IP核组合包括逻辑库、嵌入式存储器、IO、PVT监视器、嵌入式测试、模拟IP、接口IP、安全IP、嵌入式处理器和子系统。为了加速原型设计、软件开发以及IP核与SOC的整合，新思科技"IP Accelerated"计划提供IP核原型设计套件、IP核软件开发套件和IP核子系统。我们在IP核质量和全面技术支持方面进行了大量投资，以协助开发者降低集成风险，缩短产品上市时间。

　　【来源：Techweb】【作者：新喀鸦】

资源转载网络，如有侵权联系删除。